PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-163935

(43)Date of publication of application: 17.09.1984

(51)Int.CI.

H04L 5/16

H04L 7/08

(21)Application number: 58-062751

(71)Applicant: SONY CORP

(22)Date of filing:

09.04.1983


(72)Inventor: ISHIHARA MITSUGI

(54) DATA COMMUNICATION EQUIPMENT

(57)Abstract:

PURPOSE: To attain transmission/reception of a clock signal and a data on one communication line by using a data signal of signal form comprising a clock signal section, a data signal section and a return section formed sequentially in time series.

CONSTITUTION: One signal line 13 is installed between a master device 11 and a slave device 12 and a data signal S3 is transmitted and received bidirectionally. The data section TB for one bit's share of the signal S3 is divided equally into three sections T1 ~T3. The section T1 is the clock signal section, where the level falls down to zero level at the start point of time of the data. The level at the section T2 being the data signal section goes to 1, 0 depending on the contents of the signal S3. The section T3 is the return section and the level is returned to 1 having the same level as the statiolary level in succession to the section T2. Thus, the level of the signal S3 falls down from the 1 level to 0 level at each start of new bit to transmit the clock signal and



after the signal S3 falls down at the section T1, the contents of data are transmitted by the level of the signal S3 at a point time in the section T2.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁 (JP)

10 特許出願公開

⑫公開特許公報(A)

昭59—163935

①Int. Cl.³H 04 L 5/167/08

識別記号

庁内整理番号 7240-5K B 7608-5K

砂公開 昭和59年(1984)9月17日

発明の数 1 審査請求 未請求

(全 .7 頁)

匈データ通信装置

创特

願 昭58-62751

@出

頁 昭58(1983)3月7日

(前実用新案出願日援用)

@発 明 者 石原質

東京都品川区北品川6丁目7番35号ソニー株式会社内

⑪出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番

35号

個代 理 人 弁理士 田辺恵基

明 細 4

発明の名称 データ通信装御

特許請求の範囲

1ビット区間に、第1の論理レベルのクロック 信号区間と、伝送すべきデータを扱わす論理レベルをもつデータ信号区間と、定常レベルと同じ第 2の論理レベルをもつ復帰区間とを時間順次に形成してなる信号形式のデータ信号を、2つの機器 成してなる信号形式の信号を通じてやりとりさせ、上記クロック信号区間の開始時点に生ずる論理レベルの変化によつてクロック信号を伝送すると 生共に、上記データ信号区間の論理レベルによってデータを伝送することを特徴とするデータ通信 長盤。

発明の詳細な説明

〔魔楽上の利用分断〕

本発明はデータ通信装置に関し、特に2つの機

器間を1本の信号離によつて双方向にデータ通信 を行い得るようにしたものである。

[背景技術とその問題点]

例えばカメラによつて撤像して待た映像信号を ビデオテーブレコーダ(VTR)に配録する場合、 これら2つの機器を同期させて動作させるために VTRをマスタ機器としかつカメラをスレープ機 器として相互に制御信号、モード信号、アンサ信 母などを内容とするデータ信号をやりとりする必 娶がある。このような場合従来は一般に第1図に 示すように、マスタ機器1及びスレープ機器2間 に2本の信号級3及び4を配線し、第1の信号線 3を通じてマスタ根器1からスレーブ機器2Kク ロック信号 S1 (第2 図(A))を送り、このクロッ ク信号 S1 と同期して時間順次にデータ信号 S2 (第2図図)をマスタ機器1からスレーブ機器2 へ送るため時点 t₁~t₂ のデータ信号 D T 12を伝 送し、又はその逆方向に時点は、~は、のデータ信 号DT21 を伝送するようになされている。第1図 の場合クロック信号 S1 の信号級3 は常時は臨理

特開昭59-163935(2)

「1」レベルに維持され、例えば 4 ビットで構成されたデータ信号 DT12 又は DT21 の各ビットを送る区間 $t_1 \sim t_2$ 又は $t_3 \sim t_4$ の間にデューテイ比 $\frac{1}{2}$ の割合で論理「0」レベルに立下るようになされている。

このようにデータ信号 S2 を脱陷させずに破壊 に2つの機器間に投受させるためには、2つの機 器を共通のクロック信号 S1 で動作させながらデ ーダ信号 S2 を時間的に重複させないように1ビ ットづつやりとりすることが重要である。

しかし第1図の構成によると、2本の作号級3 及び4を設けなければならず、このため2つの機器全体としての制御系の構成を簡易化するにつき 限度がある。

(発明の目的)

本発明は1本の信号級によつてクロック信号及びデータ信号を通信できるようにしたデータ通信 毎億を提案しようとするものである。

(発明の概要)

かかる目的を達成するため本発明は、1ピット

区間に、第1の論理レベルのクロック信号区間と、 伝送すべきデータを扱わず論理レベルをもつデー タ信号区間と、定常レベルと同じ第2の論理レベ ルをもつ復帰区間とを時間風次に形成してなる信 号形式のデータ信号を、2つの機器間に配線され た1本の信号線を通じてやりとりさせるようにする。

以下図面について本発明の一実施例を許述する。 第3図において、11はマスタ機器、12はスレープ 機器で、これら2つの機器間には1本の信号融13 が配数され、この信号級13を通じて双方向にデー タ信号S3がやりとりされる。

データ信号 S 3 は 4 数 (A) 化 (A) 化 (A) で (A) で

じて論理「1」又は「0」になる。さらに第3の区間 T_3 は複帰区間で、第2の区間 T_2 に続いて定常レベルと同じ論理「1」レベルに戻るようになされている。

従つてデータ信号 S3 の論理レベルは新たなビットが開始するごとに論理「1」レベルから論理「0」レベルに立下ることになるから、この立下りによつてクロック信号を伝送し得、またこのデータ信号 S3 が区間 T_1 において立下つた後年 2の区間 T_2 内の時点の例えばほぼ中央の時間位置($\frac{1}{2}$ 位置) t_d におけるデータ信号 S3 の論理レベルによつてデータの内容を伝送し得る。

マスタ協設11はコントローラ21の制御の下に信号線13に時間直列に4ビットのデータ信号S3を送出しかつスレーブ機器12から同様に時間直列に到来するデータ信号S3を受けるシフトレジスタ22を有する。シフトレジスタ22はクロックバルス発生回路23において発生される第4図例に示す如きクロックバルスキ1が与えられ、その立下りによつてシフト動作して順次数上位桁から4ビット

出力回路24のクロック入力数CPにはクロックパルスを1をインパータ26によつて繊理レベルを反転してなるクロックパルスを2(第4図CD)が与えられ、その立下りによつてシフトレジスタ22の出力が論理「1」のときセットされてそのQ出力が論理「0」にしまたシフトレジスタ22の出力が論理「0」にし、このQ出力S4をデータ出力回路25のスイッチ回路27に論理レベル設定指令信号として与える。

特開昭59-163935 (3)

ノマルチパイブレータ28及び29はクロックパルス 発生回路23のクロックパルスキ」の立上りによつ て同時にトリガされ、その後限時動作時間 1 T B 及び2 T B が終了するまで論理「L」レベルに立 下る出力 S 5 及び S 6 をそれぞれスイッチ回路27 の「1」及び「0」 切換熔子 a 1 及び a 0 に与え る。スイッチ回路27は論理レベル設定指令信号 S 4 が論理「1」のとき「1」 切換熔子 a 1 からパイ ブレータ28の出力 S 5 を信号級駆動回路30の NPN トランジスタ31のベースにインパータ32を介して 与え、これに対して論理レベル設定指令信号 S 4 が論理「0」のとき「0」 切換端子 a 0 からパイ ブレータ29の出力 S 6 を同様にトランジスタ31の ベースにインパータ32を介して与える。

信号線駆動回路30は信号線13を負荷抵抗33を介して論理「1」レベルの電圧像Voc に接続すると共に、信号線13及び負荷抵抗33の接続点P1 をトランジスタ31を介して接地し待るようになされ、これによりスイッチ回路27の出力が論理「0」レベルのときトランジスタ31をオン動作させること

によりトランジスタ31を通じて通信級13を接地レベル(すなわち陰理「0」レベル)に駆動し、逆にスイッチ回路27の出力が論理「1」レベルのときトランジスタ31をオフ動作させることにより抵抗33を通じて通信級13を電像 Voc の低圧レベル(すなわち論理「1」レベル)に駆動する。

タ信号区間 T₂ の間論理「1」、第3の復帰区間 T₃ の間論理「1」になる。

これに対して出力回路24が論理「0」にセットされたとき、スイッチ回路27が「0」切換障子 a0に切換えられることにより、クロック信号 f1の立下りによつて解2のマルチパイプレータ29が限2のデータ信号区間 T2の間インパータ32に論理「0」出力が与えられ、やがて第2のマルチパイプレータ20限時動作が終了して第3の復帰区間 T3に入つたとき第2のマルチパイプレータ20に与えられ、かくして信号 最13の論理「1」になることによりこれがインパータ32に与えられ、かくして信号 最13の論理レベルは1ビット区間 TBにおいて解1のクロック信号区間 T1及び第2のデータ信号区間 T2の間 論理「0」、第3の復帰区間 T3の間論理「1」になる。

マスタ機器11のコントロータ21はこのようにしてシフトレジスタ22にロードした「1001」のデータ信号 S 31 (第5 数W)をデータ出力回路25を介

して信号線13 に送出したことを確認した後、所足の時間の経過後に4 ピット全部が論理「1」(これをオール「1」という)の返信指令信号 S 32をシフトレジスタ 22 にロードしてこれを同様にして 限次データ出力回路 25 を介しさらに出力増子34を 介して信号線13 に送出する。

スレーブ機器12は信号級13を介して入力第子35に4ビットづつ到来するデータ信号 S3に応助する。すなわちスレーブ機器12のコントローラ41は信号級13が論理「0」レベルに立下るごとにカウント動作する 14分 周クロックカウンタ42の出力を受けて4ビット分のデータを受けることに切換える・では器12を受低モード位号 S8 を発生する。これないデータ信号 S3 がマスタ機器11から送のデータ信号 S3については送信モードで応動すべきとと特別については送信モードで応動すべきとを指令する。この送信モードのときコントロータ4はころのデータをマスタ機器11 他へ送るが、こ

特問昭59-163935 (4)

のデータの送信が終了したことを確認すると、受信一送信モード信号S8を論理「1」レベルに切換えて次の4ビットのデータ信号S3については受信モードで応動すべきことを指令する。

このように論理レベルが「1」に切換つた受信 一送信モード信号 S8 はフリップフロップ回路機 成の送受信制御回路43にセット信号として与えら れる。送受信制御回路43は受信一送信モード信号 S8 の論理「0」から「1」への立上り(送信モ ードから受信モードに切換つたことを意味する) によつて強制的にセット動作し、このとき論理 「1」になるQ出力を信号級駆動回路44の第1の NPNトランジスタ45のペースに制御信号S9と して与えてこれをオン動作させる。トランジスタ 45のコレクタ及びエミツタは第2のNPNトラン ジスタ45のペース及びエミッタにそれぞれ接続さ れ、トランジスタ46のコレクタが信号線13に接続 されると共にエミツタが接地されている。従つて トランジスタ45がオン動作したときこれを通じて トランジスタ46のペースが接地電位になることに よりトランジスタ46がオフ動作し、これにより信号級13はマスタ機器11の信号級駆動回路44によつて与えられる論理レベルを維持するようになされている。

このとき入力端子35に到来するデータ信号83 のうち立下り部がインパータ47を介して第3のモ .ノマルチパイプレータ48でなるクロック信号再生 らおにトリガ信号として与えられる。このパイプ レータ48は第4数(A)に示すように、1ヒツト区間 T_B のうち第1のクロック信号区間 T_1 の開始時 点はからほぼうの時点は、までの区間に相当す る限時動作時間式TB をもち、これによりマスタ 機器IIにおいて発生される第1のクロック信号 ø, (第 4 凶 (B))と同じ信号形式の再生クロック信号 øn をQ出力端から送出する。この再生クロック 位号 øn の立下りはシフトレジスタ50にシフト魁 動信号として与えられ、かくしてIピット区間Ta の $\frac{1}{2}$ の時点 t_d (換官すればデータ信号区間 T_2 の気の時点)で入力端子35からシフトレジスタ50 の入力端に与えられているデータ信号区間 T₂の

論理レベルがシフトレジスタ50の対下位桁に順次 とり込まれ、以後第2桁、第3桁、最高位桁に順 次シフトされる。

かくして4 ピットのデータ信号 S 3I (第 5 図(A)) がシフトレジスタ50にとり込まれると、コントロ ーラ41はこのデータ信号831を内部に転送させ、 これによりマスタ极器11からスレープ機器12への 4 ピットのデータの伝送が終了したことをコント ローラ4Iが確認できることになる。この確認の結 米コントローラ41は受信-送信モード信号 SB を 論理「0」レベルに切換えて送受信制御回路43を イネープル状態に解除する。このとき送受信制御 回路43はパイプレータ48から送出される再生クロ ツク信号 🎝 なインパータ 51 によつて反転してな る第2の再生クロック信号 🕫 をクロック入力学 に受けると共に、シフトレジスタ50の出力強から 送出されるデータをD入力館に受け、第2の再生 クロック信号の立下りによつてD入力端のデータ を飲込む。

一方コントロータ41は上述のようにマスタ機器

11からスレーブ機器12への 4 ピットのデータの伝 送が終了したことを確認したとき、ジフトレジス タ50にマスタ機器11へ伝送すべき4ピットのデー タ信号 533 (第5 図図)をロードする。ところが このシフトレジスタ50のデータ個号S33は丹生ク ロック信号 р 🛛 (第 4 図(3))によつて 1 ヒット区 間 T_B の開始時点 t₁₁ (第 4 図(A)) でシフトされ て母上位桁から1ヒットづつ出力弾から送出され、 この 取上位桁の内容が 1 時点 ta (第4 図 W)で 立下る第2の再生クロック信号 412 (第4四〇) によつて送受信制御回路43に読み込まれ、その論 埋レベルが「1」又は「0」のとき論埋「1」又 は「0」のQ出力 S9 が信号線駆動回路44のトラ ンジスタ45に与えられる。信号骸魃勁回路44のト ランジスタ45には錦 4 のモノマルチパイプレータ 52を有する。このマルチパイプレータ52は1ヒッ ト区間 T_B のうち開始時点 t_{11} から $rac{1}{2}$ 時点 t_{d} ま での限時動作時間 $rac{1}{2}\,\mathrm{T_B}$ をもち、データ信号 $\mathrm{S}\,33$ の立下りによつてトリガされて $rac{1}{2}$ 時間 t_d になる までの間 t₁₁~ t_d 論埋「1」になるQ出力 S 10が

トランジスタ45のコレクタに接続される。

従つてシフトレジスタ50から論理「1」のビットが送出されて送受信制御回路43が論理「1」の側御信号 S 9 を送出しているときトランジスタ45がオンになつてトランジスタ46をオフ動作させ、れることによりトランジスタ46をオフ動作させ、信号級13を接地から切り解してオール「1」の信号 S 32によつて論理「1」にし、これに対して出るフトレジスタ50から強理「0」のピットが送号号ので送出しているときトランジスタ45がオフになったよりトランジスタ46のペースにパイプレータ52の論でようシンジスタ46をオン動作させて信号級13を接地して論理「0」にする。

このようにしてスレープ機器12はシフトレジスタ50にロードされた4ビットのデータ信号S33(第5図B)が1ビットづつ信号設13を介してマスタ機器11に伝送するが、シフトレジスタ50から信号級13への各ビットの送出動作はマスタ機器11か

以上の構成において、マスタ機器11はコントローラ21からシフトレジスタ22に伝送すべきデータ信号 S 31(第 5 図 (A))をロートし、その各ビットをクロック信号発生回路23において発生される第 1 のクロック信号 ø₁ 及びその反転信号でなる第 2 のクロック倍号 ø₂ によつてデータ出力回路25において第 4 図 (A)の信号形式のデータ信号 S 3 に変換して信号 級13 に送出する。

スレーブ機器12はこのデータ信号 S3 の第1の クロック信号区間 T1 の立下りによつてクロック 信号 Ø1 に同期する再生クロック信号 Ø11 を発生 し、この再生クロック信号 Ø11 によつてクロック 信号 Ø1 のタイミングで順次伝送されて来る第2 のデータ信号区間 T2 の論理レベルをデータ信号 としてシフトレジスタ50にとり込んだ後コントローラ41に伝送処理する。

かくしてマスタ使器11からスレーブ機器12への データの伝送が終了すると、マスタ機器11は同様 にクロック信号 ø₁ に同期してオール「1」のデ ータ信号 S 32 (铒 5 図(W) を伝送し、スレーブ機 特問昭59-163935(5)

ち伝送されて来たデータ信号 S3 のうちオール 「1」の信号 S32 (第5 図(A)) の各ピットのクロック信号区間 T₁ の立下りによつて発生される再生クロック信号 φ₁₁ 及び φ₁₂ に同期して行われ、これによりスレーブ機器 12 がマスタ機器 11 で発生されるクロック信号 φ₁ によつて同期動作することになる。

マスタ機器 11 は伝送されて来たデータ信号 8 33 を 1 ピットづつシフトレジスタ22 に 坂下位桁から とり込んで行き、かくして 4 ピットのデータのシフトレジスタ22へのとり込みが終了したときコントローラ21 はこのデータを内部に転送させ、これによりマスタ機器 11 からスレーブ機器 12への 4 ピットのデータの伝送が終了したことをコントローラ21 が確認できることになる。

かかる確認を行つた後、マスタ機器11はさらに 必要に応じてスレーブ機器12に対するデータ信号 の伝送を行うため、上述のようにコントローラ21 からシフトレジスタ22へのデータ借号S31及びS 32のロードを行う。

器12はこのオール「1」のデータ信号 S 32のクロック信号区間 T₁ の立下りに同期して発生した部1の再生クロック信号 φ₁₁ 及びその反転信号でなる第2の再生クロック信号 φ₁₂ によつてコントローラ41からシフトレジスタ50にロードしたデータ信号 S 33(第5 図図)をマスタ機器 11へ第4 図 Q の信号形式のデータ信号 S 33 に変換して伝送する。このときマスタ機器 11 は伝送されて来たデータ信号 S 33 をシフトレジスタ 22 にとり込んだ後コントローラ11 に転送処理する。

従つて以上の構成によれば、クロック伯号及び データをともなつたデータ信号S3(第5図C) のやりとりを1本の伯号額によつて確実に行い得 るデータ通信装置を契現できる。

なお上述においてはデータ信号 S3 の信号形式を第4 図(A)のようにクロック信号区間 T1 において論理「0」レベルにすると共に復帰区間 T3 において論理「1」レベルにすることにより、データ信号 S3 の論理「1」レベルから論型「0」レベルへの立下りを利用してクロック信号を伝送す

特開昭59-163935(6)

るようにしたが、この歯理レベルの関係を反転させた場合にも上述の協合と同様の効果を得ることができる。


またクロック信号区間 T_1 、 データ信号区間 T_2 、 独帰区間 T_3 を 1 ピット区間 T_B を 3 等分に分割した場合について述べたが、これを必要に応じて任意の比率で分割し得る。

(発明の効果)

図面の簡単な説明

第1 図の従来のデータ通信装置を示すプロック 図、第2 図はその信号を示す信号波形図、第3 図 は本発明によるデータ通信要量の一実施例を示す 系裁的接続図、第4 図及び第5 図はその各部の伯 号を示す信号波形図である。

出顧人代理人 田 辺 惠 基



٠.;

特開昭59-163935 (ア)

